基于改进直方图均衡的SF6泄漏区域增强算法

卢泉, 黄粒峰, 胡梦竹

卢泉, 黄粒峰, 胡梦竹. 基于改进直方图均衡的SF6泄漏区域增强算法[J]. 红外技术, 2024, 46(4): 437-442.
引用本文: 卢泉, 黄粒峰, 胡梦竹. 基于改进直方图均衡的SF6泄漏区域增强算法[J]. 红外技术, 2024, 46(4): 437-442.
LU Quan, HUANG Lifeng, HU Mengzhu. SF6 Leakage Region Enhancement Algorithm Based on Improved HE[J]. Infrared Technology , 2024, 46(4): 437-442.
Citation: LU Quan, HUANG Lifeng, HU Mengzhu. SF6 Leakage Region Enhancement Algorithm Based on Improved HE[J]. Infrared Technology , 2024, 46(4): 437-442.

基于改进直方图均衡的SF6泄漏区域增强算法

基金项目: 

国家自然科学基金资助项目 61863002

详细信息
    作者简介:

    卢泉(1982-),男,博士,副教授,主要研究方向:智能电力技术。E-mail: luquan@gxu.edu.cn

  • 中图分类号: TP391

SF6 Leakage Region Enhancement Algorithm Based on Improved HE

  • 摘要: SF6气体红外成像易受环境噪声影响,呈低对比度与低信噪比特性。导致现有算法无法自适应增强SF6泄漏区域和抑制高斯噪声。针对上述问题,提出一种基于改进HE的SF6泄漏区域增强算法。该算法首先采用单尺度Retinex处理原始SF6图像获得反射图像,然后利用引导滤波将反射图像分解为细节层和基本层,最后采用改进的直方图均衡化来自适应处理基本层,并将增强后的图像进行融合来获得最终的图像。实验结果表明:本文算法不仅能够自适应增强泄漏区域的对比度,而且具有良好边缘保持特性和抑制高斯噪声的性能。其增强效果优于现有的SF6红外图像增强算法。有效改善了SF6红外图像低对比度和低信噪比特性。
    Abstract: Infrared imaging of SF6 gas is easily affected by environmental noise and exhibits low contrast and signal-to-noise ratio. As a result, existing algorithms cannot adaptively enhance the SF6 leakage area or suppress Gaussian noise. Therefore, this study proposes an improved HE-based SF6 leakage-area enhancement algorithm. The algorithm first uses SSR to process the original SF6 image to obtain the reflection image R, and then uses guided filtering to decompose the reflection image R into detail and base layers. Finally, an improved histogram equalization is used to adaptively process the base layer, and the enhanced images are fused to obtain the final image. The experiment results demonstrate that the proposed algorithm can not only adaptively enhance the contrast of the leaked area but also has good edge preservation and Gaussian noise suppression performance. Its enhancement effect is superior to that of the existing SF6 infrared image enhancement algorithm. This effectively improves the low-contrast and low signal-to-noise ratio characteristics of the SF6 infrared images.
  • 对于一些复杂的系统,由于功能或机构的限制,单片FPGA难以实现全部功能[1]。在多片FPGA协同工作情况下,如何提高FPGA片间高速通信的稳定性逐渐成为这一领域的研究热点。传统的并行总线因占用资源多,噪声高等缺点,在高速数据传输领域已逐渐被淘汰。目前对于Xilinx 7系列FPGA而言,片间高速通信主要有两种方案。一种是通过GT系列串行高速收发器来实现,根据FPGA种类不同分为GTP、GTX、GTH、GTZ。其中线速率最低的GTP可以支持6.6 Gb/s。虽然此方案传输速率高,但由于每片FPGA的串行高速收发器数量有限,且高速传输对于PCB布局布线提出了很高的要求,因此存在一定的局限性。另一种方案是通过LVDS技术来实现[2]。该技术具有线速率高、抑制共模噪声、低功耗、抗干扰能力强等优点[3]。且通过配置BANK电压,可使FPGA提供大量支持LVDS标准的接口,吞吐率可达Gb/s级,因此该方案具有更加广阔的应用前景[4]

    本文提出了一种提高LVDS通信稳定性的校验协议,基于两片Xilinx FPGA平台搭建多路LVDS通信测试系统,并在不同温度条件下测试系统的误码率[5]

    本文分别利用两片Xilinx公司的Kintex-7和Artix-7 FPGA作为数据处理中心,通过9对LVDS信号线进行片间通信,如图 1所示。

    图  1  片间通信测试系统组成框图
    Figure  1.  Block diagram of inter-chip communication test system

    程序测试主要分3步。第一步通过图 1中的Clock Channel进行同步时钟,其中涉及到差分信号和单端信号的转换以及时钟分频倍频;第二步通过Data Channel进行双向数据校验,其中涉及到串并转换、bit位对齐、Byte位对齐、通道对齐。因为每个通道经过串并转换都可以收发8 bit数据,共有8个数据通道,所以Data Channel是64 bit;最后进行单向数据传输,测试系统误码率。

    系统硬件包括3部分,分别是K7 FPGA核心板、通信底板、A7 FPGA核心板。硬件测试平台实物如图 2所示。为了保证片间通信的稳定性,在绘制PCB时,布线方面要保证9组数据通道等长,且使用圆弧走线;在布局方面,要避开电源等强电磁干扰,且保证对应IO口间距尽量短。

    图  2  硬件测试平台
    Figure  2.  Hardware test bench

    两片FPGA的主时钟属于非同源时钟,存在一定的相位差,因此在数据校验和通信之前,必须先进行同步时钟。

    同步时钟包括发送和接受两部分。首先要通过K7的MMCM(mixed-mod clock manager)IP核分频生成20 MHz的同步时钟,然后经过OBUFDS转换成差分时钟输出[6]。同步时钟的作用只是对齐两片FPGA时钟的相位,因此频率无需过高,这有利于提高片间传输的稳定性。

    图 3所示,LVDS信号电平标准为2.5 V,周期T为50 ns[7]。因此在硬件方面,需要在试验开始前更改FPGA对应BANK的供电电压,以改变FPGA IO口的电平标准;在程序方面,需要通过XDC文件配置输出IO口模式为LVDS_25模式。

    图  3  差分信号波形图
    Figure  3.  Differential signal waveform diagram

    该差分信号需经过电磁环境复杂的底板传输后才能到达A7,如果时钟频率过高,PCB的布局布线不能满足高速信号的严格要求,就会导致误码。这也说明了采用多路LVDS信号传输比少量GT高速串行收发器传输的可靠性和适应性更好。

    A7 FPGA接收到差分时钟后,首先利用IBUFDS对输入信号进行输入缓冲和差分转单端处理,以去除共模噪声的影响[8]。该时钟将作为接收端的系统主时钟使用,因此还需进入BUFG进行全局缓冲。然后利用MMCM对20 MHz的同步时钟进行倍频,得到600 MHz的串行时钟SCLK和150 MHz的并行时钟PCLK,完成同步时钟。这里需要注意的是FPGA接收时钟信号时,必须将引脚分配到MRCC(区域时钟的BUFIO,能驱动相邻BANK/时钟域的IO)或SRCC(区域时钟的BUFIO,能驱动所属BANK/时钟域的IO)的I/O口上才可以作为接收端主时钟使用[9]

    两片FPGA之间通信是双向的,各通道数据收发原理相同,如图 4所示。

    图  4  通信原理框图
    Figure  4.  Communication schematic

    首先由发送端生成8 bit测试数据,然后经过DDR(Double Data Rate)模式的OSERDESE2(并串转换器)把并行数据转成串行数据,最后用OBUFDS把单端信号转成差分信号输出[10]。这里需要给OSERDESE2提供并行时钟PCLK_TX和串行时钟SCLK_TX,这两个时钟分别接CLKDIV和CLK端口[11]

    差分信号经过底板传输后,由另一片FPGA的IBUFDS接收,并把差分信号转成单端信号。数据经过转换后需要进行三步对齐,如图 5所示。

    图  5  数据对齐流程图
    Figure  5.  Flowchart of data alignment

    首先通过IDELAYE2进行bit位对齐,然后通过ISERDESE2进行串并转换和Byte位对齐,最后进行通道对齐,直至还原出各通道的8 bit测试数据。在LVDS信号传输过程中,虽然可以消除共模噪声,但数字信号的抖动无法避免,如图 6所示。

    图  6  信号在时间域抖动特性
    Figure  6.  Signal jitter characteristics in the time domain

    从频域的角度分析,抖动频谱的中心就是信号的工作频率,其符合高斯分布。不是中心频率的信号,被称为相位噪声。抖动和相位噪声本质相同,分别是时域和频域分析的结果。

    正弦波输出信号可以用如下公式表示:

    $$ V(t) = [{A_0} + \varepsilon (t)\left] {{\rm{sin}}} \right[2{\rm{ \mathsf{ π} }}{f_0}t + \varphi (t)] $$ (1)

    式中:A0为电压最大值;ε(t)为振幅噪声;f0为工作频率;φ(t)为相位噪声。在理想情况下,ε(t)和φ(t)均为0。但振荡器并不理想,相位噪声不能忽略。因此得到下面公式:

    $$ V\left( t \right) = {A_0}\sin \left[ {\frac{{2{\rm{ \mathsf{ π} }}}}{{{T_0}}}\left( {t + \frac{{\varphi \left( t \right)}}{{2{\rm{ \mathsf{ π} }}{f_0}}}} \right)} \right] $$ (2)

    x=2π,则sin(x)=0,此时公式(2)可以表示为:

    $$t = {T_0} + \Delta T = {T_0}\left( {1 - \frac{{\varphi \left( t \right)}}{{2{\rm{ \mathsf{ π} }}}}} \right)$$ (3)

    所以抖动与周期的关系可以通过如下公式表示:

    $$J\left( t \right) = \frac{{\Delta T}}{{{T_0}}} = \frac{{\varphi \left( t \right)}}{{2{\rm{ \mathsf{ π} }}}}$$ (4)

    因此频率越高,抖动越大。当利用时钟信号采集串行数据时,就可能出现亚稳态。所以对串行数据进行相位调节是必要的。

    另外在PCB布线时会出现数据线之间不等长的情况,或受外界温度变化的影响,从而在接收端产生相位差。因此无法准确地根据接收端的时钟沿采集到正确的串行数据。

    本文采用IDELAYE2对串行数据进行相位调节,实现bit位对齐,以防止亚稳态的发生,保证采集到正确的bit,如图 7所示。

    图  7  Bit位对齐时序图
    Figure  7.  Timing diagram of bit alignment

    图 7中DDR Clock为接收端倍频后的串行时钟。因为采用DDR模式,因此串行时钟的每个跳边沿都应该和一个串行数据对齐。IDELAYE2可以不断调整串行数据的相位,最终使时钟跳变沿刚好对齐数据中心。

    调整过程主要包括两个环节。首先向右不断调整IDELAYE2的tap值,使其出现tap1的情况。一旦出现此情况,则说明发生了亚稳态,这将导致后续Byte位对齐失败,记录此时的延迟值tap1;然后向左对数据通道不断调整,直至出现tap5的情况,此时再次出现Byte位对齐失败,记录此时的延时值tap5。最后取tap1和tap5的中值,即tap3作为该数据通道的最理想延时值,进而完成bit位对齐。时钟沿和数据通道中心对齐将会保证采集到最稳定的数据。

    此处注意IDELAYE2需要IDELAYCTRL提供延时分辨率[12]。因为给IDELAYCTRL的参考时钟REFCLK是200MHz,根据如下公式可得IDELAYE2的延时分辨率为78.125 ps:

    $${\rm{tap}} = \frac{1}{{{F_{\left( {{\rm{REFCLK}}} \right)}} \times 2 \times 32}}$$ (5)

    式中:F(REFCLK)为参考时钟的频率;tap为调节延迟分辨率。其中参考时钟需要由同步时钟倍频而来,以保证时钟同源。一共有32个调节梯度可以选择,所以通过IDELAYE2最多可以将bit位延迟2.5 ns。另外,IDELAYE2一旦使用,将引入固定的基础延迟0.6 ns。

    上述方法是通过调节数据通道的相位关系来解决信号抖动问题的。但在实际应用中,在保证硬件各信号通道严格等长的情况下,各数据通道相位相差不大,此时可调节串行时钟相位。因为发送端的时钟和数据相位关系如图 7中的tap1,而在接收端需要调节成tap3。那么此时只需要将接收端的串行时钟通过MMCM延迟90°,使跳边沿能采集到正确稳定的数据,避免亚稳态的产生。

    进行Byte位对齐,首先需通过ISERDESE2(专用解串器)把串行信号转成并行信号,重新组成8 bit的并行数据。

    图 8为DDR模式下的Byte位对齐过程。只要采集到的并行数据和测试数据不同,则继续拉高Bitslip,并进行对齐失败计数。每次Bitslip拉高,都会对并行数据的bit顺序进行调整[13]。如果连续7次对齐失败,则说明bit位对齐失败,返回IDELAYE2。基于此原理,需经过多次调整,最终完成字节对齐。另外还需要为ISERDESE2提供并行时钟PCLK_RX和串行时钟SCLK_RX。

    图  8  Byte位对齐时序图
    Figure  8.  Timing diagram of Byte alignment

    待各通道Byte位均对齐成功后,将得到4路并行数据。最后进行通道对齐,不断调整4路8bit的数据顺序,将其拼接成32 bit的并行数据。如果此数据和测试数据相同,则说明数据对齐成功。

    基于上述原理,在常规的LVDS通信之前,需进行片间双向校验。校验流程如图 9所示。

    图  9  双向校验示意图
    Figure  9.  Schematic diagram of two-way verification

    同步时钟后,两片FPGA的8个数据通道进行数据对齐。首先K7 FPGA的前4路会发送32 bit的Test Data 1,A7 FPGA的前4路接收并进行对齐。如果对齐失败,将继续进行数据对齐;如果对齐成功,则说明A7前4路接收数据正常,将前4路的rx_locked拉高。然后通过后4路发送Test Data 2,K7的后4路接收并对齐。

    如果K7的后4路对齐失败,将继续进行数据对齐;如果对齐成功,则说明K7的前4路发送正常,后4路接收正常,将前4路的tx_ready和后4路的rx_locked拉高。然后通过前4路发送Test Data 2,A7的前4路接收并对齐。

    此时可直接使用第一轮校验的对齐策略来对齐Test Data 2。A7接收到Test Data 2后,则说明其后4路发送正常,将其后4路的tx_ready拉高。校验完成。

    通过上述3轮数据对齐,完成一轮闭环校验,如图 10所示。该校验协议保证了K7端前4路发送正常,后4路接收正常,A7端前4路接收正常,后4路发送正常。从而保证两个终端之间双向8路通信正常。进而确保后续稳定的数据通信,以达到降低误码率的目的。

    图  10  闭环校验示意图
    Figure  10.  Closed-loop verification diagram

    经过校验后,K7和A7两片FPGA的tx_ready和rx_locked都会拉高。随后进入数据通信阶段,8路数据通道开始传输数据,误码率测试方案如图 11所示。

    图  11  通信测试数据传输方案
    Figure  11.  Transmission plan of communication test data

    PRBS(Pseudorandom binary sequence)被称作伪随机码,常用于高速串行通信的误码率测试。其码型由多项式确定,周期性重复。本文将借助伪随机码来测试误码率。

    设计使用K7产生64 bit的伪随机码,然后分成8路通过LVDS的方式发送出去。由A7的8个数据通道接收并拼接数据,把拼接后的64 bit数据输入PRBS检测模块,该模块将输出误码累计个数。为了方便实验统计,还在A7端还加入了计时模块Timer。

    因为温度的变化会影响数据传输的稳定性,导致出现亚稳态,使Byte位对齐失败。所以基于此方案,对测试系统进行高低温试验,以检测温度变化对片间通信误码率的影响。

    本试验基于Vivado平台完成。串行时钟为600 MHz,并行时钟为150 MHz,板间同步时钟为20 MHz[14]

    为了直观地统计测试结果,在A7端利用ChipScope对error_cnt进行实时观察。图 12给出了系统在20℃环境下持续1 h的测试截图。

    图  12  A7端ChipScope在线测试图
    Figure  12.  ChipScope online test chart of A7

    图 12中rx_locked和tx_ready均已拉高,说明系统已经过校验。prbs_data_r是A7端8个通道拼接而成的64 bit数据,把该数据输入到PRBS校验模块PRBS_CHECK,此模块输出的误码个数为error_cnt_r。hour_r、min_r、sec_r分别为小时、分钟、秒。为利用ChipScope触发hour_r为1的时刻。实验持续测试1 h,在20℃环境下未出现误码。

    本试验在-30℃~50℃之间每隔10℃进行一组测试,最终得到9组测试结果,如表 1所示。结果表明,在各温度下测试该通信系统,均未出现误码。

    表  1  不同温度下FPGA片间通信误码率测试结果
    Table  1.  Test results of bit error rate of FPGA inter-chip communication at different temperatures
    Temperature/℃ -30 -20 -10 0 10 20 30 40 50
    Bit error rate 0 0 0 0 0 0 0 0 0
    下载: 导出CSV 
    | 显示表格

    因为并行时钟是150 MHz,每检测一个并行数据需要6.7 ns,所以1 h测试期间共检测5.4×1011个数据。如果出现1个误码,经计算得出误码率为1.9×10-12。因此可以推断,在不同温度条件下,经过校验的FPGA片间通信误码率低于1.9×10-12

    本文基于LVDS技术,设计了一种FPGA片间通信校验协议。在常规的LVDS通信之前,经过多通道多轮校验,完成多通道数据对齐,补偿由于PCB布线和其他外界因素所带来的各路间的延迟。该校验协议有效防止了亚稳态的产生和数据丢失,从而保证后续双向通信稳定进行。试验结果证明,本校验协议可以有效降低误码率,提高通信的稳定性。下一步可以完善校验协议,对影响片间通信稳定性的其他外界因素进行试验,进一步降低误码率。

  • 图  1   本文算法流程

    Figure  1.   Flow chart of the algorithm in this paper

    图  2   Retinex理论示意图

    Figure  2.   Schematic diagram of the Retinex theory

    图  3   不同算法对SF6图像a的增强结果

    Figure  3.   The enhancement results of the SF6 image a by the different algorithms

    图  4   不同算法对SF6图像b的增强结果

    Figure  4.   The enhancement results of the SF6 image b by the different algorithms

    表  1   不同算法的客观评价指标

    Table  1   Objective evaluation indicators for the different algorithms

    Image Index Original HE Literature [7] Proposed
    Image a IE 6.031 7.103 7.066 7.227
    SD 37.046 73.821 44.946 46.465
    PSNR - 6.615 9.975 16.045
    T/s - 0.047 0.089 0.082
    Image b IE 6.405 7.118 6.781 7.273
    SD 62.109 74.408 63.094 64.496
    PSNR - 4.891 5.561 8.951
    T/s - 0.046 0.086 0.085
    下载: 导出CSV
  • [1]

    ZHANG X, XIAO H, HU X, et al. Effects of reduced electric field on sulfur hexafluoride removal for a double dielectric barrier discharge reactor[J]. IEEE Transactions on Plasma Science, 2018, 46(3): 563-570. DOI: 10.1109/TPS.2018.2796134

    [2] 郭瑛, 周会高. 高压开关行业热点分析[J]. 电气时代, 2019, 1(6): 20-24. https://www.cnki.com.cn/Article/CJFDTOTAL-DQSD201906007.htm

    GUO Ying, ZHOU Huigao. Hot spot analysis of high-voltage switch industry[J]. Electric Age, 2019, 1(6): 20-24. https://www.cnki.com.cn/Article/CJFDTOTAL-DQSD201906007.htm

    [3]

    LIU C, GU W, SHI L, et al. A method to construct early-warning and emergency response system for sulfur hexafluoride leakage in substations[J]. IEEE Access, 2020(8): 47082-47091.

    [4] 季怡萍, 邓先钦, 徐鹏, 等. SF6气体泄漏红外成像检测的技术分析和应用探讨[J]. 红外技术, 2022, 44(2): 198-204. http://hwjs.nvir.cn/article/id/54e422ef-acce-4c36-9dbc-66801c99d8be

    JI Yiping, DENG Xianqin, XU Peng, et al. Analysis of SF6 leakage detection using infrared imaging[J]. Infrared Technology, 2022, 44(2): 198-204. http://hwjs.nvir.cn/article/id/54e422ef-acce-4c36-9dbc-66801c99d8be

    [5] 王俊波, 徐鑫, 刘志陆, 等. 电气设备SF6气体泄漏的红外检测技术[J]. 无损检测, 2017, 39(8): 43-46. https://www.cnki.com.cn/Article/CJFDTOTAL-WSJC201708011.htm

    WANG Junbo, XU Xin, LIU Zhilu. Infrared detection technology of SF6 gas leakage of electrical equipment [J]. Nondestructive Testing, 2017, 39(8): 43-46. https://www.cnki.com.cn/Article/CJFDTOTAL-WSJC201708011.htm

    [6] 李军卫, 张英, 赵乐, 等. 基于红外视频图像处理的瓷柱式SF6断路器泄漏区域检测研究[J]. 高压电器, 2018, 54(12): 50-55. https://www.cnki.com.cn/Article/CJFDTOTAL-GYDQ201812009.htm

    LI Junwei, ZHANG Ying, ZHAO Le, et al. Detection of leakage area of porcelain column SF6 circuit breaker based on infrared video image processing [J]. High Voltage Apparatus, 2018, 54(12): 50-55. https://www.cnki.com.cn/Article/CJFDTOTAL-GYDQ201812009.htm

    [7] 刘陈瑶, 胡梦竹, 张龙飞. 基于改进CLAHE的SF6红外图像增强[J]. 光学技术, 2021, 47(1): 107-112. https://www.cnki.com.cn/Article/CJFDTOTAL-GXJS202101019.htm

    LIU Chenyao, HU Mengzhu, ZHANG Longfei. Infrared image enhancement of SF6 based on improved CLAHE[J]. Optical Technique, 2021, 47(1): 107-112. https://www.cnki.com.cn/Article/CJFDTOTAL-GXJS202101019.htm

    [8] 张志恒. 基于图像自适应分解及多方向特征的多聚焦图像融合算法研究[D]. 西安: 西安电子科技大学, 2021.

    ZHANG Zhiheng. Research on Multi-focus Images Fusion Algorithm Based on Image Adaptivc Decomposition and Multi-directional Features[D]. Xi'an: XIDIAN University, 2021.

    [9]

    Land E H, McCann J J. Lightness and retinex theory[J]. J. Opt. Soc. Am. , 1971, 61(1): 1-11.

    [10]

    Jobson D J, Rahman Z, Woodell G A. Properties and performance of a center/surround retinex[J]. IEEE Transactions on Image Process, 1997, 6(3): 451-462.

    [11]

    HE Kaiming, SUN Jian, TANG Xiaoou. Guided image filtering[J]. IEEE Transactions on Pattern Analysis and Machine Intelligence, 2013, 35(6): 1397-1409.

    [12] 乔闹生. 一种改进的直方图均衡化[J]. 光学技术, 2008, 34(S1): 141-142. https://www.cnki.com.cn/Article/CJFDTOTAL-GXJS2008S1047.htm

    QIAO Naosheng. An improved histogram equalization[J]. Optical Technique, 2008, 34(S1): 141-142. https://www.cnki.com.cn/Article/CJFDTOTAL-GXJS2008S1047.htm

  • 期刊类型引用(3)

    1. 贾继鹏,蒋凯丽,于军,韩宁,汪吕喜. 一种数据链FPGA不定长数据处理架构. 应用科技. 2022(05): 63-66 . 百度学术
    2. 韩芳,李资,王红梅. 基于正交频分复用的低轨卫星移动通信同步控制系统设计. 计算机测量与控制. 2021(08): 119-124 . 百度学术
    3. 李建翔,李北国,杨玉华,刘东海. FPGA跨时钟域的数据传输纠错协议优化方法. 探测与控制学报. 2021(05): 122-127 . 百度学术

    其他类型引用(4)

图(4)  /  表(1)
计量
  • 文章访问数:  74
  • HTML全文浏览量:  18
  • PDF下载量:  25
  • 被引次数: 7
出版历程
  • 收稿日期:  2022-03-15
  • 修回日期:  2022-04-19
  • 刊出日期:  2024-04-19

目录

/

返回文章
返回
x 关闭 永久关闭

尊敬的专家、作者、读者:

端午节期间因系统维护,《红外技术》网站(hwjs.nvir.cn)将于2024年6月7日20:00-6月10日关闭。关闭期间,您将暂时无法访问《红外技术》网站和登录投审稿系统,给您带来不便敬请谅解!

预计6月11日正常恢复《红外技术》网站及投审稿系统的服务。您如有任何问题,可发送邮件至编辑部邮箱(irtek@china.com)与我们联系。

感谢您对本刊的支持!

《红外技术》编辑部

2024年6月6日