Effect of Annealing on C-V Characteristics of InSb Metal-Insulator-Semiconductor Devices
-
摘要: 采用原子层沉积技术制备Al2O3薄膜作为InSb材料介电层，制备了MIS器件，研究了金属化后不同退火温度对界面特性的影响。利用C-V测试表征了MIS（metal-insulator-semiconductor）器件的界面特性，结果表明Al2O3介电层引入了表面固定正电荷，200℃和300℃退火处理可有效减小慢界面态密度，利用Terman法得到了禁带界面态密度分布，表明200℃退火可使禁带中央和导带附近的界面态密度显著减小。同时文章对C-V曲线滞回的原因进行了分析，认为Al2O3介电层中离界面较近的负体陷阱电荷是主要影响因素。实验证明了200℃~300℃的退火处理可有效改善InSb/Al2O3界面质量。Abstract: An Al2O3 film was prepared as a dielectric layer for an InSb material via the atomic layer deposition technique, the MIS device was developed, and the effects of annealing temperature on the post-metallization interfacial characteristics were investigated. Moreover, the interface of the MIS device was characterized using the C-V test. The results indicate that the Al2O3 dielectric layer introduced surface-fixed positive charges, and annealing processing at 200 and 300℃ can effectively reduce the slowing density. Furthermore, Terman's method can be used to obtain the interface states density distribution. This indicates that 200℃ annealing can significantly decrease the interfacial density close to the center of the bandgap and the conduction band. Additionally, negative charges being trapped near the interface of the Al2O3 dielectric layer is found to be the main cause of C-V curve hysteresis. Experiments prove that an annealing process at 200℃−300℃ can effectively improve the InSb/Al2O3 interface quality.
-
Keywords:
- Indium Antimonide /
- C-V /
- post metalization annealing /
- atomic layer deposition
-
0. 引言
锑化铟（InSb）是一种具有闪锌矿结构的窄禁带半导体材料，具有很高的电子迁移率和电子饱和速度，在77 K下，禁带宽度为0.227 eV，其截止波长为5.5 μm，可以覆盖整个中波红外波段，量子效率高，是重要的中波红外探测器材料[1]，InSb除了具有很高的电子迁移率和电子饱和速度外，还拥有Ⅲ-Ⅴ族半导体中最高的空穴迁移率，是制作高速低功率电子逻辑器件的理想材料[2]，此外在量子计算和自旋电子学领域中也具有重要的应用价值[3-4]。无论是何种器件的应用中，均要求InSb/介电层具有良好界面，即界面陷阱足够小、表面漏电流足够小、氧化层陷阱少等。和其他Ⅲ-Ⅴ族半导体材料一样，锑化铟的自然氧化物性质不稳定，这导致InSb/介电层的界面态密度较高，这些界面态给载流子提供了额外的产生复合中心，增强了载流子在InSb表面的复合，增大了表面漏电，是阻碍器件性能提高的重要因素。
使用原子层沉积（atomic layer deposition, ALD）技术可以得到高质量的介电层（绝缘层），ALD沉积的薄膜具有台阶覆盖性好、均匀性高，沉积温度低等优势，可实现0.1 nm级别薄膜厚度的调控[5]，使用ALD沉积Al2O3正成为Al2O3薄膜制备的一种趋势（如图 1）。Al2O3/InSb的导带差（conduction band offset）为ΔEC＝2.73±0.1 eV，价带差（valance band offset）ΔEV＝3.76±0.1 eV[6-7]，价带差和导带差均大于1 eV，意味着较不容易发生隧穿，且ALD制备的Al2O3的具有较大的能带间隙（6.66±0.1 eV），满足InSb对介电材料的要求。
![]()
但仅使用ALD并不一定可以得到一个良好的界面，还需要合适的表面化学预处理、退火等方式改善界面特性。为了改善界面特性，研究人员进行了多种不同的探索，例如通过插入界面控制层的方法，Baik等[8]对InSb/Al2O3/HfO2界面处的化学反应和原子的扩散现象进行了研究，其中Al2O3为厚度1.3 nm的界面控制层，实验发现这层非常薄的Al2O3界面控制层可有效阻挡In原子的扩散，提高了InSb/HfO2 MIS器件的电学特性和热稳定。Hyoung-Sub[9]报道了Ge界面控制层对In0.53Ga0.47As、InSb等Ⅲ-Ⅴ族半导体界面特性的影响，发现Ge界面控制层的加入改善了p型InSb MOS器件的C-V特性，但却使p型In0.53Ga0.47As产生了严重的费米钉扎现象从而导致了In0.53Ga0.47As界面性能的恶化。
还有一些研究集中在表面预处理和热处理方面，例如Vavasour[10]报道了HCl预处理对InSb/Al2O3 MOS器件的影响，HCl处理InSb会在表面形成HCl3，而HCl3的解吸附是造成C-V平带电压移动的原因。Luc[11]系统研究了在N2和合成气体氛围中的退火处理对Pt/Al2O3/In0.53Ga0.47As MIS器件的影响，结果表明较高温度的沉积后退火处理（post deposition annealing, PDA）结合较低温度的金属化后退火（post metalization annealing, PMA)处理可使MIS器件表现出更好的C-V特性，并且较低温度的PMA退火处理使得MIS器件的漏电流也得以显著降低。
退火处理的参数主要有温度、时间、气体氛围和气体的流动速率等[12]，要得到最佳的退火条件并不容易，目前人们的研究主要集中在对退火温度的研究。在本文中，我们研究了不同温度的退火处理对InSb/ALD-Al2O3 MIS器件C-V特性的影响，以探索改善InSb/Al2O3界面特性的热处理条件。
1. 实验
实验中使用的材料为提拉法制备的n型InSb (211)，77 K时电子浓度为4.0×1014 cm－3~1.4×1015 cm－3，电子迁移率μn≥1.0×105 cm2V－1s－1。对一大块样品经过清洗后，将大块的InSb送入ALD腔体中进行Al2O3的沉积，依次循环通入气体TMA（Trimethylaluminium, 三甲基铝）、N2、H2O和N2，每次通入的时间分别为0.2 s、10 s、0.2 s和10 s，反应腔的压强为1.5 mBar，沉积温度设为250℃，沉积约80 nm厚度的Al2O3。接着将大块样品划为3片，再通过覆盖金属掩模版沉积面积为1.5 mm2的Cr/Au栅电极，制备成MIS器件。接着对样品分别进行不同温度的金属化后退火处理，退火条件见表 1，将其中一块设为对照样品，不做退火处理，记为w/o PMA，另外两块分别进行200℃和300℃的金属化后退火处理，分别记为PMA@200℃和PMA@300℃，退火在氮气氛围中进行，退火时长均为5 min。退火温度均低于400℃，这是为了避免发生严重的原子互扩散现象。使用Keysight E4990阻抗分析仪进行电容-电压（C-V）测试，所有的测试均在77 K温度下进行。
表 1 样品对应的退火条件Table 1. Annealing conditions corresponding to the sampleSample Annealing conditions #1 Without annealing(w/o PMA) #2 200℃, 5 min(PMA@200℃) #3 300℃, 5 min(PMA@300℃) 2. 结果和讨论
图 2所示为1 MHz的测量频率下得到的C-V曲线，使用Winter R.[13]提到的方法确定了平带电压的大小（如表 2所示），接着利用公式VFB＝ϕms－Qf/Ci计算出了表面固定电荷面密度的大小（如表 2所示），其中ϕms为金属和半导体的功函数之差，VFB为平带电压大小，Qf为表面固定电荷面密度，Ci为绝缘层的电容大小，可以看出经过退火处理样品的平带电压为负值，说明退火后Al2O3/InSb界面处的表面固定电荷为正电荷，其中200℃退火后的表面固定电荷密度最大，为2.8823×1012 cm－2。
表 2 不同退火条件的平带电压及对应的固定电荷的大小Table 2. Flat band voltage and fixed surface charge density at different annealing conditionsw/o PMA PMA
@200℃PMA
@300℃VFB/V 0.82 −3.2 −3 Qf /cm−2 −8.4716×1011 2.8823×1012 2.7466×1012 在计算表面固定电荷密度的过程中，需要确定绝缘层电容Ci的大小，对于Ⅲ-Ⅴ族半导体/高介电常数绝缘层MIS器件，其绝缘层的电容从不能简单近似为积累区电容的大小，因为此时积累区的半导体电容Cs并不总是远远大于Ci，且绝缘层厚度越小这种情况越显著。对于绝缘层厚度较小的情况，McNutt，Sah和Walstra[14-15]、Maserjian[16]、Riccò[17]均提出了新的提取绝缘层电容的方法，而Samares Kar提出的方法中考虑了界面陷阱电容的影响，这种方法假设在积累区时空间电荷区的电容Csc和界面陷阱的电容Cit均是表面势ψs的指数函数，即Csc＝a1exp(βψS)，Cit＝a2exp(βψS)，通过积累区电容的|C－1dC/dV|1/2－C或|dC－2/dV|1/2－1/C关系曲线和x轴的截距分别得到Ci和1/Ci的大小。在本文的实验中，由于所沉积的绝缘层的厚度较厚（80 nm），半导体电容远大于绝缘层电容的假设成立，因此我们可以直接提取高频C-V曲线积累区的电容大小作为绝缘层电容的大小。
图 3为CrAu/Al2O3/InSb MIS器件C-V曲线的滞回特性，表 3为在1 MHz所得到的滞回电压的大小及由Ntrap＝ΔVFBCi/(Aq)得到的慢界面态的大小（其中A是栅电极的面积，q是电荷常数）。可以看出，Al2O3/InSb存在较大滞回电压及慢界面态密度，而200℃和300℃退火均使得界面态密度有所减小。为进一步研究界面态特性，分别从积累区到反型区和从反型区到积累区两种不同扫描方向上施加不同起始栅压，得到了如图 4所示的C-V特性曲线，从左图(a)可以看出当从积累区到反型区扫描时，随着栅压的增大，曲线向正电压方向移动，而从反型区向积累区扫描时，随着负栅压绝对值的增加，曲线向负电压方向移动。导致Al2O3/InSb的C-V曲线滞回的原因或者说慢界面态的来源可能有：①绝缘层中的陷阱电荷；②导带以上部分的界面态。绝缘层中的陷阱根据距离界面的距离可以分为体陷阱（bulk traps）和边界陷阱（border traps），陷阱的载流子俘获截面的大小随着距离界面的距离而指数衰减，因此体陷阱俘获电子的概率很低，几乎对C-V的滞回没有任何贡献；而边界陷阱电荷可以俘获和释放电子，从而对滞回产生贡献[18]。而导带以上部分的界面态，不同于分布于禁带中的界面态，其载流子发射的时间常数随导带距离的增大而指数增长，因此导带以上部分的界面态俘获电子后并不能将电子再发射回导带，因此空的导带内界面态在栅极电压从正到负的扫描过程中会被电子填充，但是当从负到正的回扫过程中，这些被导带内的界面态俘获的电子并不会被释放，因此导致了C-V曲线的滞回。
![]()
图 3 不同退火温度下C-V曲线的滞回特性（实线表示从反型区开始扫描，虚线表示从积累区开始扫描）Figure 3. Hysteresis C-V curves at different annealing temperature (Solid line denotes scanning from the inversion region, dotted line denotes scanning from the accumulation region)表 3 不同退火条件的滞回电压及慢界面态密度Table 3. Voltage hysteresis and slow interface states density at different annealing conditionsw/o PMA PMA
@200℃PMA
@300℃VFB/V 6.75 5.8 3.6 Ntrap/cm−2 4.2×1012 3.6×1012 2.2×1012 ![]()
图 4 不同扫描方向和起始偏压的C-V曲线：(a) 从积累区开始扫描；(b) 从反型区开始扫描Figure 4. C-V curves with different scanning directions and initial bias: (a) Scan from the accumulation region; (b) Scan from the inversion region分析认为本实验中C-V曲线滞回主要是Al2O3绝缘层中的边界陷阱所导致的。当从积累区开始扫描时（图 4(a)），InSb表面处的电子被注入到边界陷阱中，使这些边界陷阱呈现负电性，由于这些边界陷阱的复合时间较长，在陷阱被电子填充后短时间内不会被重新激发，这就导致平带电压向正电压方向移动，且正栅压越大，偏移越大；当从反型区开始扫描时（如图 4(b)），这些边界陷阱为空的状态，呈现电中性或正电性，从而导致平带电压相对向左移动，且负栅压的绝对值越大，偏移越大。据报道[7]，ALD、APCVD（常压CVD）制备的Al2O3中均含有负的体陷阱电荷，这些体陷阱电荷与氧空位有关。因此分析认为前面提到的边界陷阱主要是Al2O3中离界面较近的负的体陷阱电荷，当从反型区开始扫描时（如图 4(b)），InSb表面处的空穴被注入到靠近界面的负的体陷阱中，使得这些陷阱呈中性或负电性，因此平带电压向负栅压移动。从反型区开始扫描的不同起始栅压C-V曲线（图 4(b)）的移动程度显著大于从积累区开始扫描（图 4(a)）的情况也证明了靠近边界的负体陷阱是对曲线滞回影响的决定性因素。200℃和300℃退火使得氧化铝中靠近边界的体陷阱得以减小，因此减小了慢界面态密度。
界面态密度的大小是影响界面质量的重要因素，例如禁带中央处的界面态会阻碍半导体表面反型层的形成，导带附近的界面态会增加串联电阻[12]，Al2O3/InSb界面态的来源除了表面的悬挂键以外，InSb表面化学性质不稳定的自然氧化物，界面处的氧空位和反位缺陷等也是界面态的重要来源。在器件加工过程中，尤其是涉及到高能等离子体、反应离子刻蚀、电子或离子束的加工过程可能会产生数量不可忽略的界面态。界面态密度的确定有多种方法，比如高低频电容法（Castagné-Vapaille法）、高频法（Terman法）、电导法等，其中，高低频电容法需要足够高频和低频的C-V曲线，而实际测量中很难得到足够高频的C-V曲线（即测量频率足够高以使界面陷阱完全不响应交流信号只响应直流电压），这是因为在使用阻抗仪测量C-V曲线时太高的频率会使得寄生电容显著增加从而带来很大的误差[7, 19]，且高低频电容法需要计算Berglund积分以获得栅电压和表面势的关系进而得到界面态在禁带中的分布，而Berglund积分是基于玻尔兹曼分布得到的，而对于n型InSb，施加正栅压时表面处的费米能级很容易进入导带中，这会带来玻尔兹曼分布的失效，因此高低频电容法计算得到的界面态会存在较大误差；而电导法只能得到靠近导带附近的界面态密度大小（对于n型半导体），无法得到禁带中央附近的界面态密度的大小；因此我们选择使用Terman法计算界面态密度的大小，Terman法需计算得到理想的栅电压和表面势曲线，若半导体掺杂不均匀，会带来较大误差，而对于本文中的n型InSb其掺杂是在材料生长过程中形成的，掺杂比较均匀，因此利用Terman法不会带来太大误差。Terman法通过计算测量曲线相对于理想曲线的扭曲来得到界面态密度。
$$ {D_{\rm{it}}} = \frac{{{C_\rm{i}}}}{{{q^2}}}(\frac{{{\rm{d}}{V_\rm{g}}}}{{{\rm{d}}{\psi _\rm{s}}}}) - \frac{{{C_\rm{s}}}}{q} = \frac{{{C_\rm{i}}}}{{{q^2}}}\frac{{{\rm{d}}\Delta {V_\rm{g}}}}{{{\rm{d}}{\psi _\rm{s}}}} $$ 图 5为基于费米狄拉克分布所模拟得到的理想高频C-V曲线，在模拟过程中，假设掺杂均匀，且完全电离，通过不断调整掺杂浓度以使理想曲线和实际曲线相近（即：使C-V曲线中的电容的最小值相同），掺杂浓度为6×1014 cm-3时理想曲线和实际曲线最为接近，因此可以认为InSb衬底表面电子浓度约为6×1014 cm-3。图 5中实际测量的曲线在反型区向上弯曲而不是保持最小值，这是由于在高频时（1 MHz），一些位于价带附近的界面态的时间常数足够小，对载流子的俘获和释放跟得上于1 MHz的高频小信号的变化。实际曲线相比理想曲线在耗尽区和弱反型区有明显的扭曲，这种扭曲是位于禁带中界面态对直流电压响应的结果。对于InSb等Ⅲ-Ⅴ族半导体，其Γ能谷的非抛物线性（Nonparabolicity），以及L能谷和X能谷对电子的贡献等也会对C-V特性带来影响[20]，此外氧化铝介电常数的频散、串联电阻效应等也会带来误差，这里暂时忽略这些因素的影响。图 6为基于费米狄拉克分布模拟得到的理想栅压和表面势的关系，有了理想高频C-V和理想Vg-ψs曲线就可以用Terman法计算得到界面态密度的分布。
![]()
图 6 理想栅电压与表面势的关系曲线Figure 6. Ideal relationship curve of gate voltage and surface potential图 7为不同退火条件对应的界面态密度在禁带中的分布，可以看出在禁带中央和靠近导带的位置处，200℃退火样品的界面态密度最小，未作退火处理样品的界面态密度的值明显大于经过200℃和300℃退火处理的样品，这说明200℃和300℃的退火处理可以有效减少界面态密度提高界面质量，300℃退火样品的界面态密度略微大于200℃退火的样品，原因可能是200℃的退火处理使得一部分表面悬挂键有所饱和，而300℃的退火处理后界面态密度开始增大，可能是因为从300℃开始，Sb原子的外扩散行为加剧，从而使得界面性能退化，原子的外扩散与InSb键的结合较弱有关，由于InSb键结合力较弱，高温处理时InSb键断裂同时原子向外扩散。
![]()
图 7 界面态密度在禁带中的分布（相对于本征费米能级Ei）Figure 7. Interface state density as a function of energy in the bandgap(relative to the intrinsic Fermi level Ei)3. 结论
在本文中，我们研究了金属化后退火处理改善界面特性的可能性，对MIS器件进行不同温度的退火处理，结果显示退火处理虽然会增大表面固定电荷，但是300℃和200℃的退火却能有效减少慢界面态和界面态密度，从而在一定程度上改善了界面质量。分析认为边界陷阱电荷是造成C-V曲线滞回特性的主要原因，而这些边界陷阱电荷与靠近界面的体陷阱电荷有关。这些研究为进一步优化Al2O3/InSb的界面特性提供了重要的参考。
-
![]()
![]()
图 3 不同退火温度下C-V曲线的滞回特性（实线表示从反型区开始扫描，虚线表示从积累区开始扫描）
Figure 3. Hysteresis C-V curves at different annealing temperature (Solid line denotes scanning from the inversion region, dotted line denotes scanning from the accumulation region)
![]()
图 4 不同扫描方向和起始偏压的C-V曲线：(a) 从积累区开始扫描；(b) 从反型区开始扫描
Figure 4. C-V curves with different scanning directions and initial bias: (a) Scan from the accumulation region; (b) Scan from the inversion region
![]()
图 6 理想栅电压与表面势的关系曲线
Figure 6. Ideal relationship curve of gate voltage and surface potential
![]()
图 7 界面态密度在禁带中的分布（相对于本征费米能级Ei）
Figure 7. Interface state density as a function of energy in the bandgap(relative to the intrinsic Fermi level Ei)
表 1 样品对应的退火条件
Table 1 Annealing conditions corresponding to the sample
Sample Annealing conditions #1 Without annealing(w/o PMA) #2 200℃, 5 min(PMA@200℃) #3 300℃, 5 min(PMA@300℃) 
下载: 导出CSV
表 2 不同退火条件的平带电压及对应的固定电荷的大小
Table 2 Flat band voltage and fixed surface charge density at different annealing conditions
w/o PMA PMA
@200℃PMA
@300℃VFB/V 0.82 −3.2 −3 Qf /cm−2 −8.4716×1011 2.8823×1012 2.7466×1012
下载: 导出CSV
表 3 不同退火条件的滞回电压及慢界面态密度
Table 3 Voltage hysteresis and slow interface states density at different annealing conditions
w/o PMA PMA
@200℃PMA
@300℃VFB/V 6.75 5.8 3.6 Ntrap/cm−2 4.2×1012 3.6×1012 2.2×1012
下载: 导出CSV
-
[1] 周冠山. 光伏型锑化铟红外探测器零偏结阻抗结面积乘积的分析[J]. 航空兵器, 1999(1): 10-17. https://www.cnki.com.cn/Article/CJFDTOTAL-HKBQ199901003.htm ZHOU G S. Analysis of zero bias junction impedance and junction area product of photovoltaic InSb infrared detector[J]. Aero Weaponry, 1999(1): 10-17 https://www.cnki.com.cn/Article/CJFDTOTAL-HKBQ199901003.htm
[2] Bennett B R, Ancona M G, Boos J B. Compound semiconductors for low-power p-channel field-effect transistors[J]. MRS Bulletin, 2009, 34(7): 530-536. DOI: 10.1557/mrs2009.141
[3] Pawlowski J, Szumniak P, Bednarek S. Electron spin rotations induced by oscillating Rashba interaction in a quantum wire[J]. Physical Review B, 2016, 93(4): 045309. DOI: 10.1103/PhysRevB.93.045309
[4] CHEN Y, HUANG S, PAN D, et al. Strong and tunable spin-orbit interaction in a single crystalline InSb nanosheet[J]. Npj 2D Materials and Applications, 2021, 5(1): 1-8. DOI: 10.1038/s41699-020-00190-0
[5] 常虎东. 高迁移率InGaAs沟道MOSFET器件研究[D]. 北京: 中国科学院大学, 2013. CHANG H D. Research on High Mobility InGaAs Channel MOSFET Devices[D]. Beijing: University of Chinese Academy of Sciences, 2013.
[6] Trinh H D, Nguyen M T, Lin Y C, et al. Band alignment parameters of Al2O3/InSb metal-oxide-semiconductor structure and their modification with oxide deposition temperatures[J]. Applied Physics Express, 2013, 6(6): 1-3.
[7] Black L E. New Perspectives on Surface Passivation: Understanding the Si-Al2O3 Interface[D]. Canberra: The Australian National University, 2015.
[8] Baik M, Kang H K, Kang Y S, et al. Electrical properties and thermal stability in stack structure of HfO2/Al2O3/InSb by atomic layer deposition[J]. Scientific Reports, 2017, 7(1): 1-11. DOI: 10.1038/s41598-016-0028-x
[9] Kim H S, Ok I, ZHANG M, et al. A study of metal-oxide-semiconductor capacitors on GaAs, In0.53Ga0.47As, InAs, and InSb substrates using a germanium interfacial passivation layer[J]. Applied Physics Letters, 2008, 93(6): 062111. DOI: 10.1063/1.2972107
[10] Vavasour O J, Jefferies R, Walker M, et al. Effect of HCl cleaning on InSb-Al2O3 MOS capacitors[J]. Semiconductor Science and Technology, 2019, 34(3): 035032. DOI: 10.1088/1361-6641/ab0331
[11] Luc Q H, CHANG E Y, Trinh H D, et al. Effect of annealing processes on the electrical properties of the atomic layer deposition Al2O3/In0.53Ga0.47As metal oxide semiconductor capacitors[J]. Japanese Journal of Applied Physics, 2014, 53(4S): 04EF04. DOI: 10.7567/JJAP.53.04EF04
[12] Vavasour O J. Dielectrics for Narrow Bandgap Ⅲ-Ⅴ Devices[D]. Coventry: University of Warwick, 2018.
[13] Winter R, Ahn J, Mcintyre P C, et al. New method for determining flat-band voltage in high mobility semiconductors[J]. Journal of Vacuum Science & Technology B Microelectronics & Nanometer Structures, 2013, 31(3): 0604.
[14] McNutt M, Sah C T. Determination of the MOS oxide capacitance[J]. Journal of Applied Physics, 1975, 46(9): 3909-3913. DOI: 10.1063/1.322138
[15] Walstra S V, Sah C T. Extension of the McNutt-Sah method for measuring thin oxide thicknesses of MOS devices[J]. Solid State Electronics, 1998, 4(42): 671-673.
[16] Maserjian J, Petersson G, Svensson C. Saturation capacitance of thin oxide MOS structures and the effective surface density of states of silicon[J]. Solid-state Electronics, 1974, 17: 335-339. DOI: 10.1016/0038-1101(74)90125-7
[17] Riccò B, Olivo P, Nguyen T, et al. Oxide-thickness determination in thin-insulator MOS structures[J]. IEEE Transactions on Electron Devices, 1988, 35(4): 432-438. DOI: 10.1109/16.2476
[18] WEI D. Study of High Dielectric Constant Oxides on GaN for Metal Oxide Semiconductor Devices[D]. Manhattan: Kansas State University, 2014.
[19] Lee W C, Cho C J, Choi J H, et al. Correct extraction of frequency dispersion in accumulation capacitance in InGaAs metal-insulator -semiconductor devices[J]. Electronic Materials Letters, 2016, 12(6): 768-772. DOI: 10.1007/s13391-016-6226-7
[20] Taoka N, Yokoyama M, Kim S H, et al. Influence of interface traps inside the conduction band on the capacitance-voltage characteristics of InGaAs metal-oxide-semiconductor capacitors[J]. Applied Physics Express, 2016, 9(11): 111202. DOI: 10.7567/APEX.9.111202
计量
- 文章访问数: 180
- HTML全文浏览量: 41
- PDF下载量: 59
